CoWoS

CoWoS는 반도체 미세 공정의 한계를 극복하기 위해 등장한 후공정 기술이다. 전통적인 방식은 개별 칩을 인쇄회로기판(PCB) 위에 직접 실장하지만, CoWoS는 칩과 기판 사이에 '인터포저'라는 미세 회로층을 추가한다. 이를 통해 칩 사이의 간격을 좁히고 더 많은 연결 통로를 확보함으로써 데이터 처리 속도를 비약적으로 향상시킨다.

TSMC는 인터포저의 재질과 구조에 따라 CoWoS 기술을 다음과 같이 분류하여 제공한다.

• CoWoS-S (Silicon Interposer): 실리콘 인터포저를 사용하는 표준 방식으로, 가장 높은 성능과 밀도를 제공한다.
• CoWoS-R (RDL Interposer): 재배선층(RDL) 기술을 활용하여 유연한 설계를 지원하고 비용 효율성을 높인 방식이다.
• CoWoS-L (Local Silicon Interconnect): 로컬 실리콘 인터커넥트와 RDL을 결합하여 대형 패키지 구현에 유리한 기술이다.

CoWoS 기술의 핵심은 고대역폭 메모리(HBM)와의 통합이다. 로직 칩(GPU, CPU 등) 바로 옆에 HBM을 배치함으로써 데이터 전송 경로를 단축한다. 이는 다음과 같은 이점을 제공한다.

1. 대역폭 확대: 칩 간 연결 밀도가 높아져 초당 테라바이트 단위의 데이터 전송이 가능하다.
2. 전력 효율: 신호 전달 거리가 짧아져 데이터 전송 시 발생하는 전력 손실이 감소한다.
3. 공간 절약: 여러 기능을 가진 칩들을 하나의 패키지에 담아 시스템 전체의 크기를 줄일 수 있다.

인공지능 열풍으로 인해 엔비디아(NVIDIA), 브로드컴(Broadcom) 등 글로벌 팹리스 기업들의 수요가 집중되고 있다. 특히 TSMC는 브로드컴과 협력하여 레티클(Reticle) 크기의 2배에 달하는 대면적 인터포저 기술을 선보이는 등 기술 격차를 벌리고 있다. 현대의 고성능 AI 서버용 칩 제조에서 CoWoS는 선택이 아닌 필수적인 공정으로 간주된다.