DDR5
본 서비스가 제공하는 내용 및 자료가 사실임을 보증하지 않습니다. 시스템은 언제나 실수를 할 수 있습니다. 중요한 의사결정 및 법리적 해석, 금전적 의사결정에 사용하지 마십시오.
DDR5 SDRAM(Double Data Rate 5 Synchronous Dynamic Random-Access Memory)은 JEDEC(국제반도체표준협의기구)에서 제정한 동기식 동적 임의 접근 메모리 표준이다. 2020년 7월 14일에 공식 발표되었으며, 이전 세대인 DDR4에 비해 데이터 전송 속도와 에너지 효율을 대폭 향상시켰다. 고성능 서버, 클라우드 데이터 센터, 일반 사용자용 PC 등 현대 컴퓨팅 환경의 요구 사항을 충족하기 위해 설계되었다.
개요
DDR5는 DDR4 SDRAM의 후속 규격이다. 빅데이터, 인공지능(AI), 머신러닝 등 대규모 데이터 처리가 필요한 차세대 시스템에 최적화되어 개발되었다. 2017년 램버스(Rambus)가 작동 가능한 DIMM을 처음 발표한 이후, JEDEC은 2020년에 공식 표준을 확정하였다. 이전 세대 대비 두 배 이상의 성능과 개선된 전력 효율을 제공하는 것이 특징이다.
주요 특징
DDR5의 핵심적인 개선 사항은 대역폭의 확대와 용량의 증대, 그리고 전력 효율의 향상이다.
- 대역폭 향상: 현재 최대 9.6 GT/s의 속도가 가능하며, 8.2 GT/s 속도에서는 약 64 GB/s의 대역폭을 구현한다. 이는 DDR4의 목표 대역폭을 크게 상회하는 수치이다.
- 용량 확대: 단일 메모리 모듈(DIMM)의 최대 용량이 64 GB에서 512 GB로 8배 증가하였다.
- 전력 효율: 동작 전압이 기존 1.2 V에서 1.1 V로 낮아져 전력 소비량이 약 30% 감축되었다.
- 지연 시간: 성능 향상에도 불구하고 지연 시간은 약 14 ns 수준으로 유지되어 DDR3 및 DDR4와 유사한 수준을 보이다.
기술적 사양
DDR5는 고속 데이터 전송을 안정적으로 유지하기 위해 새로운 내부 구조와 기술을 도입하였다.
| 항목 | 상세 내용 |
|---|---|
| DFE | 결정 피드백 등화(Decision Feedback Equalization) 기술을 통해 I/O 속도 확장성을 확보한다. |
| 채널 구조 | 하나의 DIMM당 두 개의 독립적인 32비트 채널을 제공하여 효율성을 높인다. |
| 버스트 길이 | 기존 8바이트에서 16바이트로 증가하여 데이터 처리 효율을 개선한다. |
| 뱅크 구조 | 16-뱅크에서 32-뱅크 구조로 확장되어 성능을 향상시킨다. |
| PMIC | 전력 관리 집적 회로(PMIC)를 메모리 모듈에 직접 탑재하여 전원 공급의 안정성을 높인다. |
개발 및 상용화
2018년 11월 SK하이닉스는 세계 최초로 JEDEC 규격을 적용한 16Gbit DDR5를 개발하였다. 해당 제품은 1.1 V에서 5.2 GT/s로 작동하며 DDR4 대비 전송 속도가 1.6배 향상되었다. 삼성전자 또한 최대 7,200 Mbps의 전송 속도를 지원하는 DDR5 제품을 선보이며 대용량 실시간 데이터 처리 시장에 대응하고 있다. 최초의 양산형 DDR5 DRAM 칩은 2020년 10월에 공식 출시되었다.
변형 규격
노트북, 스마트폰 등 모바일 기기를 위한 저전력 표준인 LPDDR5(Low Power Double Data Rate 5)는 2019년 2월에 JEDEC에 의해 발표되었다. 이는 전력 소비를 최소화하면서도 고성능 컴퓨팅 환경을 지원하도록 설계된 별도의 표준이다.